- IC型号
企业档案
- 相关证件：
- 会员类型：普通会员
- 李佳敏
- 电话：0755-89589540
- 手机：18175546381
- 地址：深圳棕科云端大厦1B栋15楼
- 传真：400-698-8690
- E-mail：liyuntao@hxjt.wecom.woek
华雄分析：使用Chiplet技术真能降低芯片成本吗？
发布时间： 2022/10/19 9:09:27 | 92 次阅读
近期，Chiplet可谓是一、二级半导体圈火热的名词，没有之一。
在 9 月下旬的英特尔创新论坛上，该公司席执行官 Pat Gelsinger 谈到了建立一种新型代工厂，制造系统而不是芯片。这个想法的一个关键部分是使用由多家公司制造的称为小芯片的更小的专注技术芯片，它们彼此紧密相连。英特尔表示，他们不仅希望为小芯片提供代工服务，还希望为整个基于小芯片的系统的封装提供代工服务。
为了促进将这些小芯片连接在一起，他们创建了一个定义这些芯片连接方式的开放标准机构，即通用小芯片互连快速 (UCIe)，或者如 Gelsinger 所说，一个 UCI ecosystem。超过 80 家公司加入了这项工作，以定义小芯片之间的芯片到芯片互连和串行总线。
Chiplet 技术允许为不同的功能使用不同的生产技术。与传统SoC方案相比，Chiplet可以将采用不同制程的芯粒汇集在一起，且由于芯粒可重复使用，设计灵活，能加快芯片设计公司的设计周期、降低设计成本，且大幅提高芯片性能。在小的光刻芯片生产变得越来越昂贵的情况下，这一点很重要。这对存储器技术具有重要意义，例如，当今处理器芯片上的大部分空间都用于 SRAM 高速缓存存储器。
在 2022 年 SNIA 存储开发者大会上，Jim Handy 研究了内存的使用如何随着向基于小芯片的系统架构的转变而发生变化。让我们来看看这个论点。在处理器芯片上制作的 SRAM 很大而且非常昂贵。这使得使用小芯片从处理器芯片中移除部分 SRAM 存储器非常有吸引力。让我们通过一个例子来说明为什么会这样。
CPU SRAM 部分的当前成本约为 CPU 芯片成本的 1/2。如果 CPU 芯片的生产成本为 200 美元，而 ½ 芯片是 SRAM，那么 SRAM 的成本为 100 美元。服务器缓存为 L1 约 64KB，L2 为 1MB，L3 为 1.5MB。这增加了 2.6MB 的 SRAM 缓存。因此，SRAM 成本约为 100 美元/2.6MB = 38 美元/MB。另一方面，4 兆位独立 SRAM 芯片 (½MB) 的零售价为 6 美元，因此成本为 12 美元/MB。因此，使用内存小芯片将降低处理器缓存成本。这种经济性将有助于推动向仅基于内存的小芯片技术的转变。
但 SRAM 的成本比 DRAM（DRAM 目前为 3 美元/GB，或 0.003 美元/MB - 百分之三美分！）和 NAND 闪存的成本高出几个数量级，并且很快将比非易失性存储器（如 MRAM）更昂贵。小芯片技术允许将小芯片与许多不同的内存技术组合到一个封装中。使用小芯片可以降低成本，并为有趣的技术组合打开了大门。
今天的小芯片是平面或 2.5D 结构（有限的芯片堆叠），但未来的封装产品将发展到包括使用具有高互连的真正 3D 芯片堆叠。这些向异构封装的转变有望创建密集的先进技术集合，这些技术可以以比将所有这些技术集成到单个芯片中低得多的成本结合各种功能的佳选择。
英特尔致力于使用先进的封装来构建系统代工厂，例如用于连接小芯片的 UCIe 标准。使用具有快速通用互连的小芯片可提供成本更低的产品，并为更先进的异构集成技术铺平道路。
在 9 月下旬的英特尔创新论坛上，该公司席执行官 Pat Gelsinger 谈到了建立一种新型代工厂，制造系统而不是芯片。这个想法的一个关键部分是使用由多家公司制造的称为小芯片的更小的专注技术芯片，它们彼此紧密相连。英特尔表示，他们不仅希望为小芯片提供代工服务，还希望为整个基于小芯片的系统的封装提供代工服务。
为了促进将这些小芯片连接在一起，他们创建了一个定义这些芯片连接方式的开放标准机构，即通用小芯片互连快速 (UCIe)，或者如 Gelsinger 所说，一个 UCI ecosystem。超过 80 家公司加入了这项工作，以定义小芯片之间的芯片到芯片互连和串行总线。
Chiplet 技术允许为不同的功能使用不同的生产技术。与传统SoC方案相比，Chiplet可以将采用不同制程的芯粒汇集在一起，且由于芯粒可重复使用，设计灵活，能加快芯片设计公司的设计周期、降低设计成本，且大幅提高芯片性能。在小的光刻芯片生产变得越来越昂贵的情况下，这一点很重要。这对存储器技术具有重要意义，例如，当今处理器芯片上的大部分空间都用于 SRAM 高速缓存存储器。
在 2022 年 SNIA 存储开发者大会上，Jim Handy 研究了内存的使用如何随着向基于小芯片的系统架构的转变而发生变化。让我们来看看这个论点。在处理器芯片上制作的 SRAM 很大而且非常昂贵。这使得使用小芯片从处理器芯片中移除部分 SRAM 存储器非常有吸引力。让我们通过一个例子来说明为什么会这样。
CPU SRAM 部分的当前成本约为 CPU 芯片成本的 1/2。如果 CPU 芯片的生产成本为 200 美元，而 ½ 芯片是 SRAM，那么 SRAM 的成本为 100 美元。服务器缓存为 L1 约 64KB，L2 为 1MB，L3 为 1.5MB。这增加了 2.6MB 的 SRAM 缓存。因此，SRAM 成本约为 100 美元/2.6MB = 38 美元/MB。另一方面，4 兆位独立 SRAM 芯片 (½MB) 的零售价为 6 美元，因此成本为 12 美元/MB。因此，使用内存小芯片将降低处理器缓存成本。这种经济性将有助于推动向仅基于内存的小芯片技术的转变。
但 SRAM 的成本比 DRAM（DRAM 目前为 3 美元/GB，或 0.003 美元/MB - 百分之三美分！）和 NAND 闪存的成本高出几个数量级，并且很快将比非易失性存储器（如 MRAM）更昂贵。小芯片技术允许将小芯片与许多不同的内存技术组合到一个封装中。使用小芯片可以降低成本，并为有趣的技术组合打开了大门。
今天的小芯片是平面或 2.5D 结构（有限的芯片堆叠），但未来的封装产品将发展到包括使用具有高互连的真正 3D 芯片堆叠。这些向异构封装的转变有望创建密集的先进技术集合，这些技术可以以比将所有这些技术集成到单个芯片中低得多的成本结合各种功能的佳选择。
英特尔致力于使用先进的封装来构建系统代工厂，例如用于连接小芯片的 UCIe 标准。使用具有快速通用互连的小芯片可提供成本更低的产品，并为更先进的异构集成技术铺平道路。